一種芯片面積與功耗優(yōu)化方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN201711078974.1 申請日 -
公開（公告）號 CN107861689A 公開（公告）日 2018-03-30
申請公布號 CN107861689A 申請公布日 2018-03-30
分類號 G06F3/06;G06F1/32 分類 計算；推算；計數(shù);
發(fā)明人 李易;李涵;張浩;吳冬冬;范東睿 申請（專利權）人 北京中科睿芯智能計算產業(yè)研究院有限公司
代理機構 北京科龍寰宇知識產權代理有限責任公司 代理人 北京中科睿芯智能計算產業(yè)研究院有限公司
地址 101300 北京市順義區(qū)順通路25號5幢232室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種芯片面積與功耗優(yōu)化方法及系統(tǒng)，其中，芯片面積與功耗優(yōu)化方法包括如下步驟：對寄存器單個時鐘周期有多少讀寫進行分析；如果所述寄存器單個時鐘周期里的讀寫少量時，進行SRAM規(guī)格選擇；將所述寄存器替換成SRAM；進行數(shù)據(jù)讀同步。本發(fā)明可以有效的降低處理器的面積和功耗，同時對性能影響不大，整體提高了處理器的性能功耗比。