一種用在PLL中的頻率檢測(cè)與跟蹤加速電路

基本信息

申請(qǐng)?zhí)?/td> CN202011037901.X 申請(qǐng)日 -
公開(kāi)(公告)號(hào) CN112543023A 公開(kāi)(公告)日 2021-03-23
申請(qǐng)公布號(hào) CN112543023A 申請(qǐng)公布日 2021-03-23
分類號(hào) H03L7/087(2006.01)I 分類 基本電子電路;
發(fā)明人 徐興;章彬;藍(lán)龍偉;蔡宏達(dá);胡錦 申請(qǐng)(專利權(quán))人 蘇州銳迪聯(lián)電子科技有限公司
代理機(jī)構(gòu) 蘇州通途佳捷專利代理事務(wù)所(普通合伙) 代理人 閔東
地址 215000江蘇省蘇州市張家港市張家港經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)(市高新技術(shù)創(chuàng)業(yè)服務(wù)中心)
法律狀態(tài) -

摘要

摘要 本申請(qǐng)實(shí)施例公開(kāi)一種用在PLL中的頻率檢測(cè)與跟蹤加速電路,包括:信號(hào)輸入模塊、時(shí)鐘產(chǎn)生模塊、第一取樣模塊、第二取樣模塊、比較模塊、供電輸出模塊、鎖定模塊。本申請(qǐng)的用在PLL中的頻率檢測(cè)與跟蹤加速電路,能夠檢測(cè)鎖相環(huán)跟蹤狀態(tài),鎖相環(huán)頻率接近目標(biāo)時(shí)就發(fā)出信號(hào);并能夠利用鎖定檢測(cè)功能,利用信號(hào)控制鎖相環(huán)的某些參數(shù),縮短跟蹤時(shí)間,避免鎖相環(huán)的跟蹤時(shí)間要求與帶寬沖突的問(wèn)題。??