一種消除失調(diào)電壓影響的帶隙基準(zhǔn)電路
基本信息
| 申請?zhí)?/td> | CN202010624828.X | 申請日 | - |
| 公開（公告）號 | CN111625041A | 公開（公告）日 | 2020-09-04 |
| 申請公布號 | CN111625041A | 申請公布日 | 2020-09-04 |
| 分類號 | G05F1/46(2006.01)I | 分類 | 控制；調(diào)節(jié); |
| 發(fā)明人 | 錢棟良 | 申請（專利權(quán)）人 | 無錫中科微電子工業(yè)技術(shù)研究院有限責(zé)任公司 |
| 代理機構(gòu) | 無錫市大為專利商標(biāo)事務(wù)所（普通合伙） | 代理人 | 無錫中科微電子工業(yè)技術(shù)研究院有限責(zé)任公司 |
| 地址 | 214135江蘇省無錫市新吳區(qū)菱湖大道200號微納園CI座5樓 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明屬于模擬集成電路設(shè)計領(lǐng)域，具體公開了一種消除失調(diào)電壓影響的帶隙基準(zhǔn)電路，包括具有PMOS和NMOS輸入差動對的折疊式共源共柵運放、選擇器、偏置電路和雙極帶隙輸出電路；其中，選擇器由兩相不交疊時鐘控制，使得共源共柵運放能夠在失調(diào)存儲和差動放大兩種工作模式之間來回切換。失調(diào)存儲模式下，斷開共源共柵運放與帶隙輸出電路之間的連接，并通過反饋將失調(diào)電壓存儲在NMOS差動對上；差動放大模式下，恢復(fù)共源共柵運放與帶隙輸出電路之間的連接，由于PMOS差動對上的失調(diào)與存儲在NMOS差動對上的失調(diào)相減抵消，因此共源共柵運放僅對來自帶隙輸出電路的信號進行差動放大，基準(zhǔn)不受失調(diào)電壓的影響。?? |
