一種FPGA中通用成幀規(guī)程GFP幀的封裝方法及裝置

基本信息

申請(qǐng)?zhí)?/td> CN201610671512.X 申請(qǐng)日 -
公開（公告）號(hào) CN107770101A 公開（公告）日 2021-07-16
申請(qǐng)公布號(hào) CN107770101A 申請(qǐng)公布日 2021-07-16
分類號(hào) H04L12/951 分類 電通信技術(shù);
發(fā)明人 何健 申請(qǐng)（專利權(quán)）人 南京中興新軟件有限責(zé)任公司
代理機(jī)構(gòu) 工業(yè)和信息化部電子專利中心 代理人 吳永亮
地址 210000 江蘇省南京市雨花臺(tái)區(qū)紫荊花路68號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種FPGA中通用成幀規(guī)程GFP幀的封裝方法及裝置。該方法包括：在隨機(jī)存儲(chǔ)器中待封裝報(bào)文寫入的起始地址前預(yù)留核心信頭的地址；將待封裝報(bào)文從起始地址依序?qū)懭腚S機(jī)存儲(chǔ)器，并獲取寫入的結(jié)束地址；根據(jù)起始地址和結(jié)束地址計(jì)算待封裝報(bào)文的長(zhǎng)度；將待封裝報(bào)文的長(zhǎng)度寫入預(yù)留核心信頭的地址中，實(shí)現(xiàn)GFP幀的封裝。本發(fā)明采用一個(gè)隨機(jī)存儲(chǔ)器即可實(shí)現(xiàn)GFP幀的封裝，可以有效減少FPGA中邏輯資源的使用，同時(shí)使得控制邏輯更加簡(jiǎn)單，降低邏輯的復(fù)雜度，便于調(diào)試和維護(hù)。