CIS芯片深阱設(shè)計(jì)方法與制作工藝方法

基本信息

申請?zhí)?/td> CN202110554280.0 申請日 -
公開（公告）號 CN113270436A 公開（公告）日 2021-08-17
申請公布號 CN113270436A 申請公布日 2021-08-17
分類號 H01L27/146（2006.01）I;H01L21/033（2006.01）I;G03F1/00（2012.01）I 分類 基本電氣元件;
發(fā)明人 伍建華;曠章曲;陳多金;王菁;龔雨琛;張帥;徐冰;劉志碧;陳杰 申請（專利權(quán)）人 上海韋爾半導(dǎo)體股份有限公司
代理機(jī)構(gòu) 北京凱特來知識(shí)產(chǎn)權(quán)代理有限公司 代理人 鄭立明;韓珂
地址 201210上海市浦東新區(qū)上科路88號豪威科技園
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種CIS芯片深阱設(shè)計(jì)方法與制作工藝方法，將原來pitch大小為A的DPW設(shè)為光罩DPW1，將光罩DPW1圖案沿X方向和Y方向各移動(dòng)A/2得到圖案設(shè)為光罩DPW2,然后兩塊光罩圖形重疊即得到pitch為A/2的圖案；在制作工藝中，在一次曝光過程中先用光罩DPW1進(jìn)行曝光，然后用光罩DPW2進(jìn)行曝光，再進(jìn)行烘烤和顯影處理，最終得到pitch為A/2的圖形。同時(shí)在光罩中的特殊設(shè)計(jì)不但能得到較好的圖形形貌，而且還保證了DPW1圖形和DPW2相互間的對準(zhǔn)以及它們對于前層的對準(zhǔn)，并且可以降低工藝難度，得到較好形貌的目標(biāo)圖案。