多路高速信號(hào)采集老化篩選試驗(yàn)臺(tái)

基本信息

申請(qǐng)?zhí)?/td> CN201911408670.6 申請(qǐng)日 -
公開(公告)號(hào) CN111103492A 公開(公告)日 2020-05-05
申請(qǐng)公布號(hào) CN111103492A 申請(qǐng)公布日 2020-05-05
分類號(hào) G01R31/00;G01R31/52 分類 測(cè)量;測(cè)試;
發(fā)明人 林華輝;胡洪江;黃永軍 申請(qǐng)(專利權(quán))人 廣州賽睿檢測(cè)設(shè)備有限公司
代理機(jī)構(gòu) 重慶樂泰知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 代理人 何君蘋
地址 510800 廣東省廣州市花都區(qū)新華街永發(fā)大道6號(hào)自編208室(可作廠房使用)
法律狀態(tài) -

摘要

摘要 本發(fā)明屬于老化篩選試驗(yàn)設(shè)備技術(shù)領(lǐng)域,具體涉及一種多路高速信號(hào)采集老化篩選試驗(yàn)臺(tái),包括控制板,控制板包括FPGA模塊、漏電流取樣模塊、DIO、繼電器陣列切換電路和保險(xiǎn)絲檢測(cè)電路模塊,漏電流取樣模塊包括高速ADC、模擬信號(hào)調(diào)理電路、IV轉(zhuǎn)換電路和校準(zhǔn)電路,老化板分別與IV轉(zhuǎn)換電路、繼電器陣列切換電路和保險(xiǎn)絲檢測(cè)電路模塊信號(hào)連接,繼電器陣列切換電路和保險(xiǎn)絲檢測(cè)電路模塊信號(hào)均與DIO信號(hào)連接,DIO與FPGA模塊信號(hào)連接,IV轉(zhuǎn)換電路依次與模擬信號(hào)調(diào)理電路、高速ADC和FPGA模塊信號(hào)連接,高速ADC與校準(zhǔn)電路信號(hào)連接,校準(zhǔn)電路與FPGA模塊信號(hào)連接。