一種雙緩沖IRIG-B碼產(chǎn)生方法

基本信息

申請?zhí)?/td> CN202010568359.4 申請日 -
公開（公告）號 CN111913523A 公開（公告）日 2020-11-10
申請公布號 CN111913523A 申請公布日 2020-11-10
分類號 G06F1/08(2006.01)I 分類 -
發(fā)明人 楊鐵軍;馮兆旭;龍潔;劉哲睿;張琳;任瑞敏;金星;孫恒;王澤寬 申請（專利權(quán)）人 成都可為科技股份有限公司
代理機構(gòu) 鄭州圖釘專利代理事務所（特殊普通合伙） 代理人 石路
地址 454150河南省焦作市山陽區(qū)塔南路299號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種雙緩沖IRIG?B碼產(chǎn)生方法，包括如下步驟：在FPGA中設置兩個深度為128位、寬為1的FIFO作為B碼碼元的雙緩沖，并均初始化為空閑狀態(tài)，此時秒信號觸發(fā)標志為0，在當前秒信號時刻，CPU中產(chǎn)生一組B碼碼元內(nèi)容，在當前秒信號后500ms時刻，CPU側(cè)將該組B碼碼元通過IO口寫入到FPGA的FIFO中，在寫入過程中，F(xiàn)PGA隨機選擇一個空閑狀態(tài)的FIFO來存儲該組B碼碼元，該空閑狀態(tài)的FIFO變?yōu)榇鎯B(tài)，將秒信號觸發(fā)標志設置為1，F(xiàn)PGA側(cè)觸發(fā)產(chǎn)生本秒B碼時幀。本發(fā)明能夠使碼元的前沿和后沿均在FPGA中產(chǎn)生，不需要CPU響應10ms中斷，減輕CPU負荷，具有精度高、可靠性高、便于實現(xiàn)的特點。??