混合比特翻轉(zhuǎn)和大數(shù)邏輯的LDPC譯碼方法

基本信息

申請?zhí)?/td> CN200910067809.5 申請日 -
公開（公告）號 CN101707485A 公開（公告）日 2010-05-12
申請公布號 CN101707485A 申請公布日 2010-05-12
分類號 H03M13/11(2006.01)I 分類 基本電子電路;
發(fā)明人 門愛東;蘭軍;唐光;王洪湔;華建軍;陳志;歐陽書平 申請（專利權(quán)）人 天津博微科技有限公司
代理機構(gòu) 天津盛理知識產(chǎn)權(quán)代理有限公司 代理人 王來佳
地址 300384 天津市華苑產(chǎn)業(yè)區(qū)海泰發(fā)展六道6號海泰綠色產(chǎn)業(yè)基地G座6層605
法律狀態(tài) -

摘要

摘要 本發(fā)明屬于數(shù)字信息傳輸技術(shù)領域的一種混合比特翻轉(zhuǎn)和大數(shù)邏輯的LDPC譯碼方法，包括以下步驟：(1)計算M行N列的校驗矩陣的伴隨式s＝(s1，s2，…，sM)，如果伴隨式全為0，執(zhí)行步驟(4)；(2)通過比特可靠性度量找到最不可靠的比特；(3)翻轉(zhuǎn)找到最不可靠的比特；(4)當達到設定的最大迭代次數(shù)，執(zhí)行步驟(5)；當所有伴隨式均為0，停止譯碼，輸出對應碼字，完成譯碼處理，否則重復步驟(1)～(3)；(5)將伴隨式含有非0值的碼字送到大數(shù)邏輯譯碼器進行譯碼，最后輸出經(jīng)大數(shù)邏輯譯碼后的碼字，完成譯碼處理。本發(fā)明使用了比特翻轉(zhuǎn)(BF)譯碼和大數(shù)邏輯(MLG)相結(jié)合的譯碼方法，在整個譯碼過程不涉及浮點運算，降低了計算的復雜度，減小了時延，具有良好的譯碼性能。