一種存算一體芯片加法器
基本信息
| 申請(qǐng)?zhí)?/td> | CN202111332543.X | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN114115798A | 公開(kāi)（公告）日 | 2022-03-01 |
| 申請(qǐng)公布號(hào) | CN114115798A | 申請(qǐng)公布日 | 2022-03-01 |
| 分類號(hào) | G06F7/50（2006.01）I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 李長(zhǎng)久;金碧輝 | 申請(qǐng)（專利權(quán)）人 | 小艾幫幫（杭州）科技有限公司 |
| 代理機(jī)構(gòu) | - | 代理人 | - |
| 地址 | 200000上海市閔行區(qū)劍川路600號(hào)第1幢（集中登記地） | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及一種存算一體芯片加法器，在如今人工智能的蓬勃發(fā)展中，存算一體芯片對(duì)于處理神經(jīng)網(wǎng)絡(luò)算法具有得天獨(dú)厚的條件，基于模擬信號(hào)的快速乘法器能夠迅速實(shí)現(xiàn)各類人工智能算法，然而其在實(shí)現(xiàn)加法的快速運(yùn)算時(shí)僅有簡(jiǎn)單的功能，不能達(dá)到大規(guī)模的計(jì)算，大規(guī)模的加法運(yùn)算卻成為存算一體芯片速度的瓶頸。本發(fā)明提出一種在MCU上進(jìn)行預(yù)處理，與存算一體芯片相結(jié)合的方式，成功解決了存算一體芯片在加法上的弊端。本發(fā)明有MCU模塊和存算一體芯片模塊兩個(gè)部分。MCU模塊進(jìn)行預(yù)處理數(shù)據(jù)，存算一體芯片進(jìn)行加法器運(yùn)算，兩者相互獨(dú)立，各司其職。在利用此加法器時(shí)，可根據(jù)加法器類型選擇單個(gè)的整型、浮點(diǎn)數(shù)的加法器或者向量整形加法器，向量浮點(diǎn)數(shù)加法器。 |
