延時鎖定環(huán)電路
基本信息
申請?zhí)?/td> | CN201120348798.0 | 申請日 | - |
公開(公告)號 | CN202231694U | 公開(公告)日 | 2012-05-23 |
申請公布號 | CN202231694U | 申請公布日 | 2012-05-23 |
分類號 | H03L7/085(2006.01)I;H03L7/08(2006.01)I | 分類 | 基本電子電路; |
發(fā)明人 | 黃凱;蔡志匡;時龍興;眭莉莉 | 申請(專利權)人 | 無錫東集電子有限責任公司 |
代理機構 | 北京中恒高博知識產(chǎn)權代理有限公司 | 代理人 | 無錫東集電子有限責任公司;江蘇東大集成電路系統(tǒng)工程技術有限公司 |
地址 | 214000 江蘇省無錫市無錫國家高新技術產(chǎn)業(yè)開發(fā)區(qū)長江路21-1號無錫國家集成電路設計園606-609室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本實用新型公開了一種延時鎖定環(huán)電路,包括延時鏈Ⅰ、解碼器Ⅰ、解碼器Ⅱ、延時鏈Ⅱ、控制器、鑒相器、邊沿合成器和復位信號生成器,所述鑒相器的輸入端和延時鎖定環(huán)電路的輸入端和輸出端電連接在一起,所述鑒相器的輸出端和控制器電連接在一起,所述控制器和解碼器Ⅰ、解碼器Ⅱ電連接在一起,所述解碼器Ⅰ和延時鏈Ⅰ電連接在一起,所述解碼器Ⅱ和延時鏈Ⅱ電連接在一起,所述延時鏈Ⅰ、延時鏈Ⅱ和控制器電連接在邊沿合成器上。實現(xiàn)了保持DR的值為1以達到縮短鎖定時間,并得到占空比約為50%的輸出信號,同時具有諧波免疫的特性的目的。 |
