單臺(tái)面串聯(lián)平面PN結(jié)芯片及其制造方法
基本信息
申請(qǐng)?zhí)?/td> | CN200910153023.5 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN101719507B | 公開(公告)日 | 2012-04-25 |
申請(qǐng)公布號(hào) | CN101719507B | 申請(qǐng)公布日 | 2012-04-25 |
分類號(hào) | H01L29/73(2006.01)I;H01L21/331(2006.01)I;H01L21/306(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 王海濱;鄧愛民;保愛林 | 申請(qǐng)(專利權(quán))人 | 紹興科盛電子有限公司 |
代理機(jī)構(gòu) | 杭州華知專利事務(wù)所 | 代理人 | 紹興科盛電子有限公司;浙江明德微電子股份有限公司 |
地址 | 312000 浙江省紹興市舜江路683號(hào)科創(chuàng)大廈(2301-2306) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種單臺(tái)面串聯(lián)平面PN結(jié)芯片及其制作方法。該P(yáng)N結(jié)芯片包括硅基片及直接或間接制作于其上的串聯(lián)平面PN結(jié),在兩個(gè)PN結(jié)的邊緣設(shè)有單臺(tái)面,在臺(tái)面?zhèn)缺谶€覆蓋有玻璃或CVD沉積膜或其他鈍化材料。其制作方法包括:在硅基片上形成串聯(lián)平面PN結(jié);形成單臺(tái)面,使串聯(lián)平面PN結(jié)均暴露在單臺(tái)面?zhèn)缺?;在單臺(tái)面?zhèn)缺谛纬赦g化層,使PN結(jié)與外界隔離;完成表面金屬化。 |
