一種面向SOC芯片的多時鐘域并發(fā)測試系統(tǒng)及其測試方法

基本信息

申請?zhí)?/td> CN202110746890.0 申請日 -
公開（公告）號 CN113190394B 公開（公告）日 2021-09-28
申請公布號 CN113190394B 申請公布日 2021-09-28
分類號 G06F11/22（2006.01）I;G06F11/36（2006.01）I;G01R31/317（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 毛國梁;包智杰 申請（專利權(quán)）人 南京宏泰半導(dǎo)體科技股份有限公司
代理機(jī)構(gòu) 南京材智匯知識產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） 代理人 馮昌恒
地址 211806江蘇省南京市浦口區(qū)蘭花路19號江蘇可成科技產(chǎn)業(yè)園南園26號樓2層
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種面向SOC芯片的多時鐘域并發(fā)測試系統(tǒng)及其測試方法，屬于芯片檢測技術(shù)領(lǐng)域。本發(fā)明板卡系統(tǒng)包括板卡和設(shè)置在板卡上的時鐘域控制器、插槽總線控制器和測試子系統(tǒng)，時鐘域控制器連接測試子系統(tǒng)和插槽總線控制器，插槽總線控制器連接背板總線；測試子系統(tǒng)包括測試處理器和信號處理單元，測試處理器包括測試圖形存儲器、存儲控制器、時序發(fā)生器、圖形發(fā)生器和指令發(fā)生器。本發(fā)明通過多時鐘域并發(fā)的測試方法，在提高了單顆SOC芯片測試效率的同時，單顆芯片的測試成本也得到降低，從而提高了利潤；對芯片工作在多模塊并發(fā)工作狀態(tài)下的失效有更高的檢測覆蓋率，提高芯片封裝后的良率。