一種多核測試處理器及集成電路測試系統(tǒng)與方法

基本信息

申請(qǐng)?zhí)?/td> CN202111040904.3 申請(qǐng)日 -
公開（公告）號(hào) CN113514759A 公開（公告）日 2021-10-19
申請(qǐng)公布號(hào) CN113514759A 申請(qǐng)公布日 2021-10-19
分類號(hào) G01R31/317（2006.01）I;G06F11/22（2006.01）I 分類 測量；測試;
發(fā)明人 毛國梁 申請(qǐng)（專利權(quán)）人 南京宏泰半導(dǎo)體科技股份有限公司
代理機(jī)構(gòu) 南京新眾合專利代理事務(wù)所（普通合伙） 代理人 彭雄
地址 210000江蘇省南京市浦口區(qū)蘭花路19號(hào)江蘇可成科技產(chǎn)業(yè)園南園26號(hào)樓2層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種多核測試處理器及集成電路測試系統(tǒng)與方法，包括協(xié)測試處理器同步控制器、主測試處理器、兩個(gè)以上的協(xié)測試處理器、測試子系統(tǒng)指令切換器，在主測試處理器下引入若干協(xié)測試處理器。主測試處理器將需要并發(fā)測試的測試圖形交給協(xié)測試處理器執(zhí)行，用于完成類似異步信號(hào)匹配測試的測試項(xiàng)目。協(xié)測試處理器測試完成后，又回到主測試處理器繼續(xù)后續(xù)測試。本發(fā)明可以實(shí)現(xiàn)多測試站異步并發(fā)測試，提高測試效率，同時(shí)在給每個(gè)測試站分配異步測試通道時(shí)可以避免更少的測試通道閑置，從而提高測試通道利用率。