一種半導體的封裝方法及封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202210126914.7 申請日 -
公開（公告）號 CN114171395A 公開（公告）日 2022-03-11
申請公布號 CN114171395A 申請公布日 2022-03-11
分類號 H01L21/48（2006.01）I;H01L23/488（2006.01）I 分類 基本電氣元件;
發(fā)明人 邵冬冬 申請（專利權）人 深圳中科四合科技有限公司
代理機構(gòu) 深圳倚智知識產(chǎn)權代理事務所（普通合伙） 代理人 霍如肖
地址 518000廣東省深圳市龍華區(qū)觀瀾街道庫坑社區(qū)庫坑觀光路1310號廠房2棟501
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種半導體的封裝方法，包括：在引線框架上貼裝芯片，在芯片的上表面AL焊盤上采用引線鍵合工藝制作打線端頭結(jié)構(gòu)；打線端頭結(jié)構(gòu)包括從下到上緊密連接的打線焊盤接觸球、過渡連接臺和線頭；進行第一次塑封或者壓合包封，實現(xiàn)芯片及打線端頭結(jié)構(gòu)全包裹，且包裹層的頂面高度超過打線端頭結(jié)構(gòu)的頂面20~50μm；對包裹層進行減薄，減薄至打線焊盤接觸球露出，去掉過渡連接臺和線頭，實現(xiàn)AL焊盤向金球或銅球的改性，進行后續(xù)封裝流程，本方法一方面可以避免打線工藝對產(chǎn)品相關性能提升的限制，另一方面避免復雜且高成本的焊盤改性或RDL工藝，本發(fā)明還提供了采用上述方法獲得的封裝結(jié)構(gòu)和封裝產(chǎn)品。