NMOS功率管驅(qū)動(dòng)電路
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110108118.6 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112436720B | 公開（公告）日 | 2021-04-09 |
| 申請(qǐng)公布號(hào) | CN112436720B | 申請(qǐng)公布日 | 2021-04-09 |
| 分類號(hào) | H02M1/08(2006.01)I;H03K17/041(2006.01)I | 分類 | 發(fā)電、變電或配電; |
| 發(fā)明人 | 夏虎;劉桂芝;吳春達(dá) | 申請(qǐng)（專利權(quán)）人 | 上海南麟電子股份有限公司 |
| 代理機(jī)構(gòu) | 上海光華專利事務(wù)所（普通合伙） | 代理人 | 余明偉 |
| 地址 | 200120上海市浦東新區(qū)中國(guó)(上海)自由貿(mào)易試驗(yàn)區(qū)碧波路500號(hào)307室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供了一種NMOS功率管驅(qū)動(dòng)電路，用于連接并控制NMOS功率管的工作狀態(tài)，其特征在于，包括：柵極連接脈沖寬度調(diào)制信號(hào)的輸入端PMOS管和輸入端NMOS管，以及連接輸入端PMOS管和輸入端NMOS管的第一二極管、開關(guān)NMOS管、第一電容、第一電阻、第一三極管和第二電阻。本發(fā)明通過減少NMOS功率管的柵電壓的下降過程中T1A?T1階段、T2?T3階段和T3?T4階段持續(xù)時(shí)間，而不減少T1?T2階段持續(xù)時(shí)間，不但有效減少了NMOS功率管的柵電壓下降時(shí)間，與現(xiàn)有驅(qū)動(dòng)電路相比，也不會(huì)帶來功率管漏極電壓過沖變大和電磁干擾變大的問題。?? |
