一種芯片的制備方法

基本信息

申請(qǐng)?zhí)?/td> CN201910067934.X 申請(qǐng)日 -
公開（公告）號(hào) CN109904119B 公開（公告）日 2021-07-27
申請(qǐng)公布號(hào) CN109904119B 申請(qǐng)公布日 2021-07-27
分類號(hào) H01L21/78（2006.01）I 分類 基本電氣元件;
發(fā)明人 劉桂芝;周堯;崔鳳敏;蔣小強(qiáng) 申請(qǐng)（專利權(quán)）人 上海南麟電子股份有限公司
代理機(jī)構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 余明偉
地址 201210上海市浦東新區(qū)張江高科技園區(qū)蔡倫路103號(hào)1幢3樓A室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種芯片的制備方法，包括步驟：提供一半導(dǎo)體晶圓，所述半導(dǎo)體晶圓包括若干芯片區(qū)域以及位于所述芯片區(qū)域之間的劃片槽區(qū)域；于所述劃片槽區(qū)域形成測(cè)試焊盤結(jié)構(gòu)，所述測(cè)試焊盤結(jié)構(gòu)包括形成于所述劃片槽區(qū)域的測(cè)試焊盤凹槽和形成于所述測(cè)試焊盤凹槽內(nèi)的測(cè)試焊盤導(dǎo)電層，所述測(cè)試焊盤結(jié)構(gòu)與所述芯片區(qū)域電性連接；采用激光于所述劃片槽區(qū)域形成劃片凹槽，以去除所述劃片凹槽內(nèi)的所述測(cè)試焊盤導(dǎo)電層；基于劃片凹槽對(duì)所述半導(dǎo)體晶圓進(jìn)行劃片。本發(fā)明的芯片的制備方法能降低劃片難度，提高劃片效率，保護(hù)劃片刀，減小劃片時(shí)對(duì)內(nèi)部芯片的損傷，減小芯片體積，提高了芯片的集成度，流程簡(jiǎn)單，能量產(chǎn)。