一種降低側(cè)壁缺陷復(fù)合的Micro-LED芯片結(jié)構(gòu)
基本信息
| 申請?zhí)?/td> | CN202022598639.8 | 申請日 | - |
| 公開（公告）號 | CN213304155U | 公開（公告）日 | 2021-05-28 |
| 申請公布號 | CN213304155U | 申請公布日 | 2021-05-28 |
| 分類號 | H01L33/14(2010.01)I;H01L33/06(2010.01)I;H01L33/00(2010.01)I | 分類 | - |
| 發(fā)明人 | 寇建權(quán) | 申請（專利權(quán)）人 | 天津賽米卡爾科技有限公司 |
| 代理機(jī)構(gòu) | 天津市北洋有限責(zé)任專利代理事務(wù)所 | 代理人 | 王麗 |
| 地址 | 300385天津市西青區(qū)經(jīng)濟(jì)技術(shù)開發(fā)區(qū)賽達(dá)新興產(chǎn)業(yè)園C座7層707室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實用新型公開了一種降低側(cè)壁缺陷復(fù)合Micro?LED芯片結(jié)構(gòu)，在傳統(tǒng)Micro?LED芯片結(jié)構(gòu)基礎(chǔ)之上，P型重?fù)诫s半導(dǎo)體材料層僅位于P型半導(dǎo)體材料層上方中間區(qū)域；N型材料傳輸層完全覆蓋P型半導(dǎo)體材料層和P型重?fù)诫s半導(dǎo)體材料露出層；N型材料傳輸層與部分P型半導(dǎo)體材料層直接接觸。所述的芯片結(jié)構(gòu)P型半導(dǎo)體材料層邊緣暴露部分的面積占其總面積的1％～80％。利用N型材料傳輸層與P型半導(dǎo)體材料層在接觸界面處形成的反偏結(jié)，耗盡P型半導(dǎo)體材料層中的空穴，從而減小芯片側(cè)壁區(qū)域的非輻射復(fù)合效應(yīng)，同時還能夠提高注入電流的橫向限制作用，以此來減小顯示像素點(diǎn)之間的光學(xué)串?dāng)_效應(yīng)。?? |
