推測執(zhí)行處理器中分支指令與分支預(yù)測功能的驗證方法

基本信息

申請?zhí)?/td> CN201611206840.9 申請日 -
公開（公告）號 CN107688468B 公開（公告）日 2020-05-15
申請公布號 CN107688468B 申請公布日 2020-05-15
分類號 G06F9/38 分類 計算；推算；計數(shù);
發(fā)明人 商家瑋;王夢覺 申請（專利權(quán)）人 北京國睿中數(shù)科技股份有限公司
代理機(jī)構(gòu) 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 北京國睿中數(shù)科技股份有限公司;中國電子科技集團(tuán)公司第十四研究所
地址 100085 北京市海淀區(qū)上地五街5號4層西區(qū)
法律狀態(tài) -

摘要

摘要 本發(fā)明提出一種推測執(zhí)行處理器中分支指令與分支預(yù)測功能的驗證方法，包括：S1：初始化驅(qū)動及監(jiān)控信息；S2：處理器是否發(fā)起取指申請，若是，執(zhí)行S3，否則，執(zhí)行S2；S3：清空取指流水線信號是否有效，若是，終止本次操作，返回S2，否則，執(zhí)行S4；S4：停頓取指流水線信號是否有效，如果是，執(zhí)行S4，否則，執(zhí)行S5；S5：模擬處理器的取指緩存邏輯，將獲取的隨機(jī)指令驅(qū)動到處理器的取指邏輯接口上，以消除指令與程序計數(shù)器之間的耦合關(guān)系，將對應(yīng)的取指信號設(shè)置為有效狀態(tài)；S6：在取指信號有效時，將指令信息打包并發(fā)送。本發(fā)明對推測執(zhí)行處理器的分支指令及分支預(yù)測功能進(jìn)行充分驗證，大大提升隨機(jī)指令的利用率與測試效率。