一種用于大尺寸晶圓制造的溝槽型肖特基勢壘芯片
基本信息
申請?zhí)?/td> | CN202010660135.6 | 申請日 | - |
公開(公告)號 | CN111883527B | 公開(公告)日 | 2021-04-27 |
申請公布號 | CN111883527B | 申請公布日 | 2021-04-27 |
分類號 | H01L27/02;H01L29/06;H01L29/872 | 分類 | 基本電氣元件; |
發(fā)明人 | 汪良恩;汪曦凌;焦世龍 | 申請(專利權(quán))人 | 安徽安芯電子科技股份有限公司 |
代理機構(gòu) | 北京久誠知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) | 代理人 | 余梅 |
地址 | 247100 安徽省池州市經(jīng)濟技術(shù)開發(fā)區(qū)富安電子信息產(chǎn)業(yè)園10號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種用于大尺寸晶圓制造的溝槽型肖特基勢壘芯片,所述芯片上布局有至少兩個相互垂直設(shè)置的溝槽基本單元,所述溝槽基本單元包括外圍溝槽、環(huán)形隔離平臺和由環(huán)形隔離平臺將其與所述外圍溝槽隔離的有源區(qū),所述有源區(qū)包括多列有源區(qū)溝槽、將所述多列有源區(qū)溝槽連接并封閉的連接溝槽和位于相鄰的兩列有源區(qū)溝槽之間并由連接溝槽封閉的有源區(qū)平臺。本發(fā)明提出兩種適用于八英寸或者十二英寸等大尺寸晶圓制造的溝槽型肖特基勢壘芯片布局方案,以顯著減小溝槽刻蝕、高溫氧化及多晶淀積所致的晶圓整體型變,有利于芯片加工及良率提升。第一種方案以溝槽方向90°翻轉(zhuǎn)布局為特征,第二種方案以溝槽方向360°旋轉(zhuǎn)對稱布局為特征。 |
