一種芯片封裝結(jié)構(gòu)和芯片封裝方法

基本信息

申請?zhí)?/td> CN202110739214.0 申請日 -
公開（公告）號 CN113460948A 公開（公告）日 2021-10-01
申請公布號 CN113460948A 申請公布日 2021-10-01
分類號 B81B7/00（2006.01）I;B81B7/02（2006.01）I;B81C1/00（2006.01）I 分類 微觀結(jié)構(gòu)技術(shù)〔7〕;
發(fā)明人 聶泳忠;楊文奇;吳桂珊;李騰躍;李舜華 申請（專利權(quán)）人 西人馬聯(lián)合測控（泉州）科技有限公司
代理機構(gòu) 北京三聚陽光知識產(chǎn)權(quán)代理有限公司 代理人 薛異榮
地址 362012福建省泉州市洛江區(qū)雙陽街道新南社區(qū)
法律狀態(tài) -

摘要

摘要 一種芯片封裝結(jié)構(gòu)和芯片封裝方法，芯片封裝結(jié)構(gòu)包括：封裝基板；與所述封裝基板的表面貼合的芯片，通過減小所述芯片與所述封裝基板之間的貼合面積，使得芯片封裝結(jié)構(gòu)中芯片的形變降低。