多核網(wǎng)絡(luò)處理器的片上互聯(lián)結(jié)構(gòu)及其方法
基本信息
申請(qǐng)?zhí)?/td> | CN201310036017.8 | 申請(qǐng)日 | - |
公開(kāi)(公告)號(hào) | CN103106177B | 公開(kāi)(公告)日 | 2016-01-20 |
申請(qǐng)公布號(hào) | CN103106177B | 申請(qǐng)公布日 | 2016-01-20 |
分類號(hào) | G06F15/173(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 史江義;李濤;李超;馬佩軍;邸志雄;郝躍 | 申請(qǐng)(專利權(quán))人 | 陜西西安電子科大資產(chǎn)經(jīng)營(yíng)有限公司 |
代理機(jī)構(gòu) | 陜西電子工業(yè)專利中心 | 代理人 | 西安電子科技大學(xué);陜西半導(dǎo)體先導(dǎo)技術(shù)中心有限公司 |
地址 | 710071 陜西省西安市太白南路2號(hào) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開(kāi)一種多核網(wǎng)絡(luò)處理器片上互聯(lián)結(jié)構(gòu)及其方法,本發(fā)明結(jié)構(gòu)中的快速互聯(lián)模塊、處理單元、快速共享資源之間通過(guò)讀數(shù)據(jù)標(biāo)識(shí)總線、寫標(biāo)識(shí)總線、寫數(shù)據(jù)總線、命令總線連接。慢速互聯(lián)模塊、處理單元、慢速共享資源之間通過(guò)讀數(shù)據(jù)標(biāo)識(shí)總線、寫標(biāo)識(shí)總線、寫數(shù)據(jù)總線、命令總線連接。本發(fā)明的方法包括:發(fā)送命令;選擇命令;接收命令;判斷命令是否為讀命令;發(fā)送讀數(shù)據(jù)標(biāo)識(shí)信息;選擇讀數(shù)據(jù)標(biāo)識(shí)信息;接收讀數(shù)據(jù)標(biāo)識(shí)信息;發(fā)送寫標(biāo)識(shí)信息;選擇寫標(biāo)識(shí)信息;接收寫標(biāo)識(shí)信息;發(fā)送寫數(shù)據(jù)信息;選擇寫數(shù)據(jù)信息;接收寫數(shù)據(jù)信息。本發(fā)明提出了一種可用于多核網(wǎng)絡(luò)處理器的結(jié)構(gòu)簡(jiǎn)單、較高帶寬、良好的并行性、可擴(kuò)展性以及公平性的互聯(lián)結(jié)構(gòu)及其方法。 |
