SOC芯片的驗(yàn)證系統(tǒng)及其方法

基本信息

申請?zhí)?/td> CN201911043514.4 申請日 -
公開（公告）號 CN110865971A 公開（公告）日 2020-03-06
申請公布號 CN110865971A 申請公布日 2020-03-06
分類號 G06F15/78;G06F11/36;G06F30/39 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 趙廣浩 申請（專利權(quán)）人 南京杰思微電子技術(shù)有限公司
代理機(jī)構(gòu) 北京德崇智捷知識產(chǎn)權(quán)代理有限公司 代理人 南京南瑞微電子技術(shù)有限公司;南京杰思微電子技術(shù)有限公司
地址 210012 江蘇省南京市雨花臺區(qū)軟件大道180號六棟1樓
法律狀態(tài) -

摘要

摘要 一種SOC芯片的驗(yàn)證系統(tǒng)及其方法，包括測試程序；所述測試程序用于在所述待測試的SOC芯片上加載測試程序進(jìn)行檢測。所述待測試的SOC芯片包括相互連接的作為A核的第一處理器和作為P核的第二處理器；所述第二處理器與調(diào)制解調(diào)器Modem連接；所述第一處理器用于控制所述第二處理器啟動對調(diào)制解調(diào)器Modem的控制；所述第二處理器還與時(shí)鐘發(fā)生器、復(fù)位發(fā)生器、第一處理器以及其他外設(shè)連接。結(jié)合其它結(jié)構(gòu)或方法有效避免了現(xiàn)有技術(shù)中針對SOC芯片的UVM驗(yàn)證方法的數(shù)據(jù)交互和控制比較復(fù)雜、不方便控制仿真流程使得易用性低、無法驗(yàn)證復(fù)雜的應(yīng)用場景和升級成系統(tǒng)級驗(yàn)證以及一些算法復(fù)雜度比較高的模塊無法實(shí)現(xiàn)精確的結(jié)果比對的缺陷。