芯片管腳的排布方法、裝置、計(jì)算機(jī)設(shè)備及存儲(chǔ)介質(zhì)

基本信息

申請(qǐng)?zhí)?/td> CN202210183683.3 申請(qǐng)日 -
公開（公告）號(hào) CN114330212B 公開（公告）日 2022-06-21
申請(qǐng)公布號(hào) CN114330212B 申請(qǐng)公布日 2022-06-21
分類號(hào) G06F30/392;G06F30/394;G06F30/398;H01L23/488;G06F115/12 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 張文海;孫景濤;徐晶 申請(qǐng)（專利權(quán)）人 湖北芯擎科技有限公司
代理機(jī)構(gòu) 深圳紫藤知識(shí)產(chǎn)權(quán)代理有限公司 代理人 萬培
地址 430056 湖北省武漢市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)南太子湖創(chuàng)新谷啟迪協(xié)信科創(chuàng)園F4304
法律狀態(tài) -

摘要

摘要 本發(fā)明實(shí)施例公開了一種芯片管腳的排布方法、裝置、計(jì)算機(jī)設(shè)備及存儲(chǔ)介質(zhì)。該方法包括：根據(jù)芯片的封裝信息在預(yù)設(shè)的電子表格中確定芯片管腳的第一區(qū)域；根據(jù)所述芯片的布局規(guī)劃Floorplan將所述第一區(qū)域劃分成多個(gè)第二區(qū)域；對(duì)所述芯片的管腳列表中的每個(gè)芯片管腳進(jìn)行分組，得到所述每個(gè)芯片管腳的分組結(jié)果；根據(jù)所述分組結(jié)果在所述第二區(qū)域中對(duì)所述每個(gè)芯片管腳進(jìn)行排布，并將所述電子表格轉(zhuǎn)換成所述芯片的Ball map。本發(fā)明通過該方法不僅能高效的、較低成本的生成芯片的Ball map，而且后續(xù)仿真后更加方便地優(yōu)化芯片的Ball map。