一種非整數(shù)倍倍頻鎖相電路

基本信息

申請?zhí)?/td> CN201921101710.8 申請日 -
公開（公告）號 CN210120548U 公開（公告）日 2020-02-28
申請公布號 CN210120548U 申請公布日 2020-02-28
分類號 H03L7/18 分類 基本電子電路;
發(fā)明人 鄒潤德 申請（專利權）人 青島瑞普電氣股份有限公司
代理機構 北京天盾知識產(chǎn)權代理有限公司 代理人 夏燕
地址 266000 山東省青島市高新技術產(chǎn)業(yè)開發(fā)區(qū)科韻路101號
法律狀態(tài) -

摘要

摘要 本實用新型提供一種非整數(shù)倍倍頻鎖相電路，包括信號輸入、鎖相環(huán)和復雜可編程邏輯芯片CPLD，復雜可編程邏輯芯片CPLD對信號輸入執(zhí)行比較操作用以輸出比較信號，比較信號連接鎖相環(huán)，經(jīng)鎖相環(huán)實現(xiàn)信號輸出；信號輸入由鎖相環(huán)倍頻鎖相，然后發(fā)送給復雜可編程邏輯芯片CPLD作為計數(shù)時鐘，復雜可編程邏輯芯片CPLD根據(jù)計數(shù)時鐘進行倍頻和分頻，將分頻處理后的計數(shù)時鐘發(fā)送給鎖相環(huán)作為輸入比較信號，和信號輸入進行比較，并通過內(nèi)部的壓控振蕩器VCO進行信號輸出頻率調(diào)整，直到信號輸入和比較信號的頻率相同，且信號輸入和信號輸出保持同步。本電路采用鎖相環(huán)和CPLD芯片的組合電路，由CPLD芯片將鎖相環(huán)輸出的時鐘先倍頻，然后再分頻，實現(xiàn)信號的非整數(shù)倍倍頻鎖相。