一種基于FPGA的海量像素分塊的連通區(qū)域識(shí)別方法及裝置
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110154740.0 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112837337A | 公開（公告）日 | 2021-05-25 |
| 申請(qǐng)公布號(hào) | CN112837337A | 申請(qǐng)公布日 | 2021-05-25 |
| 分類號(hào) | G06T7/187;G06T7/136 | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 鮮燚 | 申請(qǐng)（專利權(quán)）人 | 成都國(guó)翼電子技術(shù)有限公司 |
| 代理機(jī)構(gòu) | 成都金英專利代理事務(wù)所（普通合伙） | 代理人 | 袁英 |
| 地址 | 610041 四川省成都市高新區(qū)科園二路10號(hào)2棟1單元6層1號(hào)、7層1-2號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種基于FPGA的海量像素分塊的連通區(qū)域識(shí)別方法及裝置，所述連通區(qū)域識(shí)別方法包括以下步驟：S1：接收前端成像單元的高帶寬像素輸入數(shù)據(jù)；S2：對(duì)高帶寬像素輸入數(shù)據(jù)進(jìn)行數(shù)據(jù)分塊處理，降低像素時(shí)鐘頻率；S3：根據(jù)設(shè)置好的閾值進(jìn)行視頻圖像的二值化處理；S4：建立塊與塊之間的沖突表，完成各個(gè)分塊模塊中連通區(qū)域的初始化標(biāo)記；S5：將各連通區(qū)域的具有等價(jià)關(guān)系的鏈表進(jìn)行合并，完成反光球連通區(qū)域標(biāo)記；S6：將連通區(qū)域統(tǒng)計(jì)特征輸出給后續(xù)處理單元。本發(fā)明裝置不需要存儲(chǔ)視頻每一幀的信息量，節(jié)約了存儲(chǔ)資源，在PCB設(shè)計(jì)中既滿足了板卡輕、小型的要求，又節(jié)省了物料和經(jīng)濟(jì)成本。 |
