一種基于FPGA的模板匹配加速方法

基本信息

申請?zhí)?/td> CN202110166968.1 申請日 -
公開（公告）號 CN112967310A 公開（公告）日 2021-06-15
申請公布號 CN112967310A 申請公布日 2021-06-15
分類號 G06T7/223 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 鮮燚;吳世澤 申請（專利權(quán)）人 成都國翼電子技術(shù)有限公司
代理機(jī)構(gòu) 成都金英專利代理事務(wù)所（普通合伙） 代理人 袁英
地址 610041 四川省成都市高新區(qū)科園二路10號2棟1單元6層1號、7層1-2號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA的模板匹配加速方法，包括以下步驟：S1：初始化參數(shù)：獲取跟蹤圖像的模板數(shù)據(jù)和搜索框數(shù)據(jù)，并存入FPGA的內(nèi)部RAM；S2：啟動(dòng)一次滑動(dòng)窗口搜索，記錄模板匹配統(tǒng)計(jì)值與坐標(biāo)信息；S3：判斷跨塊搜索是否結(jié)束：若是，跳轉(zhuǎn)至S4；若否，切換行列塊地址并跳轉(zhuǎn)至S2；S4：判斷塊內(nèi)部搜索是否結(jié)束：若是，跳轉(zhuǎn)至S5；若否，將移位后的數(shù)據(jù)寫入搜索框RAM，并跳轉(zhuǎn)至S2；S5：輸出匹配的最終坐標(biāo)，將最終坐標(biāo)存入模板RAM；S6：將脫靶量輸出給裝置，更新裝置跟蹤位置。本發(fā)明利用FPGA內(nèi)部自帶的塊RAM存儲(chǔ)器，將模塊與搜索框數(shù)據(jù)進(jìn)行多字節(jié)綁定，減了訪問內(nèi)存的次數(shù)，且訪問方式?jīng)]有其他額外的犧牲，不需要FPGA外部增加DDR等存儲(chǔ)設(shè)備進(jìn)行數(shù)據(jù)的緩存。