并行存取裝置和方法以及芯片

基本信息

申請?zhí)?/td> CN201911406669.X 申請日 -
公開（公告）號 CN111158757B 公開（公告）日 2021-11-30
申請公布號 CN111158757B 申請公布日 2021-11-30
分類號 G06F9/38（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 楊龔軼凡;鄭瀚尋;闖小明;周遠航 申請（專利權）人 中昊芯英（杭州）科技有限公司
代理機構 北京箴思知識產(chǎn)權代理有限公司 代理人 李春暉;譚艷
地址 311201 浙江省杭州市錢塘新區(qū)河莊街道青西二路1099號綜合樓602-11號
法律狀態(tài) -

摘要

摘要 本發(fā)明實施例公開了一種并行存取方法和裝置以及芯片，可用于實現(xiàn)集成電路技術領域中數(shù)據(jù)的并行存儲或讀取操作。通過地址生成器為多個車道生成目標地址，車道按照目標地址訪問RAM存儲器中相應的存儲位置，并行進行數(shù)據(jù)存取操作。本發(fā)明中的地址生成器在為車道生成目標地址時，使用車道步長生成單元來生成車道步長，其中車道步長為步長的K倍，且在同一條SIMD控制指令控制下，生成的車道步長不同，以此來確保地址生成單元生成的目標地址不會構成訪問沖突。因此，本發(fā)明能夠保證在車道并行無沖突訪問存儲器的前提下降低相關硬件的功耗，同時還縮短了進行數(shù)據(jù)并行存取操作的整體耗時。