疊層芯片封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN201511007893.3 申請日 -
公開（公告）號 CN105489578B 公開（公告）日 2019-03-05
申請公布號 CN105489578B 申請公布日 2019-03-05
分類號 H01L23/482;H01L23/488 分類 基本電氣元件;
發(fā)明人 尤文勝 申請（專利權(quán)）人 合肥祖安投資合伙企業(yè)（有限合伙）
代理機構(gòu) - 代理人 -
地址 230000 安徽省合肥市高新區(qū)望江西路800號創(chuàng)新產(chǎn)業(yè)園一期A2樓208室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種疊層芯片封裝結(jié)構(gòu)，在所述疊層芯片封裝結(jié)構(gòu)中，上下兩層芯片的有源面朝向相對，下層芯片上的電極通過重布線部件引出的所述疊層芯片封裝結(jié)構(gòu)的表面重新排布，上層芯片的電極通過導電凸塊的電連接到下層芯片的焊盤上，再通過重布線部件引出到疊層芯片封裝結(jié)構(gòu)的表面重新排布，上層芯片對下層芯片而言還起到了承載支撐的作用。因此，所述疊層芯片封裝結(jié)構(gòu)無需使用預先制定的引線框架，且具有重布線部件，使得封裝設計更具靈活性，封裝結(jié)構(gòu)面積更小，集成度更高。