一種應(yīng)答器數(shù)據(jù)時鐘的發(fā)生裝置

基本信息

申請?zhí)?/td> CN201310257643.X 申請日 -
公開（公告）號 CN103338174A 公開（公告）日 2013-10-02
申請公布號 CN103338174A 申請公布日 2013-10-02
分類號 H04L27/14(2006.01)I;H04L7/00(2006.01)I;B61L27/00(2006.01)I 分類 電通信技術(shù);
發(fā)明人 劉曉鵬;吳中寧;韓雁 申請（專利權(quán)）人 北京交大微聯(lián)科技有限公司杭州分公司
代理機(jī)構(gòu) 杭州天勤知識產(chǎn)權(quán)代理有限公司 代理人 浙江大學(xué);北京交大微聯(lián)科技有限公司杭州分公司
地址 310027 浙江省杭州市西湖區(qū)浙大路38號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種應(yīng)答器數(shù)據(jù)時鐘的發(fā)生裝置，包括FPGA；FPGA加載有判決模塊、分頻計數(shù)模塊和時鐘輸出模塊。本發(fā)明以二進(jìn)制FSK信號作為分頻計數(shù)模塊的計數(shù)時鐘，通過結(jié)合應(yīng)答器報文數(shù)據(jù)來動態(tài)的調(diào)整分頻計數(shù)模塊的計數(shù)范圍來實現(xiàn)動態(tài)的分頻，即可從FSK信號中提取出穩(wěn)定的564KHz的數(shù)據(jù)時鐘，以此來讀取存儲器中的應(yīng)答器報文數(shù)據(jù)。故本發(fā)明的數(shù)據(jù)時鐘發(fā)生裝置在減小硬件開銷的同時也能降低整個應(yīng)答器的功耗。