一種BCH并行編碼電路

基本信息

申請(qǐng)?zhí)?/td> CN201210283871.X 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN102761340B 公開(kāi)（公告）日 2015-04-01
申請(qǐng)公布號(hào) CN102761340B 申請(qǐng)公布日 2015-04-01
分類號(hào) H03M13/15(2006.01)I 分類 基本電子電路;
發(fā)明人 孫濤;周莉;程彪 申請(qǐng)（專利權(quán)）人 濟(jì)南微晶電子技術(shù)有限公司
代理機(jī)構(gòu) 濟(jì)南智圓行方專利代理事務(wù)所（普通合伙企業(yè)） 代理人 杜文娟
地址 250022 山東省濟(jì)南市南辛莊路336號(hào)濟(jì)南大學(xué)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種BCH并行編碼電路，其特征在于，包括：8位信息輸入端mi，0<=i<8;一組校驗(yàn)碼寄存器bj，1=<j<=t;t為校驗(yàn)碼寄存器的個(gè)數(shù)；一組異或電路組S1j，1=<j<=t;t為校驗(yàn)碼寄存器的個(gè)數(shù)，所述每組異或電路組S1j都包括8個(gè)異或電路；所述8位信息輸入端mi分別都連接到異或電路組Sj。本發(fā)明可以在一個(gè)時(shí)鐘周期內(nèi)同時(shí)處理8位信息比特位，將8比特位數(shù)據(jù)輸入并行編碼電路中，其對(duì)應(yīng)的校驗(yàn)碼寄存器將會(huì)進(jìn)行更新，當(dāng)所有的信息碼字輸入結(jié)束以后，得到的校驗(yàn)碼寄存器值即為生成的校驗(yàn)碼。對(duì)閃存中的隨機(jī)錯(cuò)誤進(jìn)行糾錯(cuò)，改進(jìn)后的BCH并行編碼電路在編碼效率上獲得了顯著的提高。