一種基于FPGA的實(shí)時(shí)二值圖像連通域標(biāo)記實(shí)現(xiàn)方法

基本信息

申請(qǐng)?zhí)?/td> CN201410068052.2 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN104881666B 公開(kāi)（公告）日 2018-01-16
申請(qǐng)公布號(hào) CN104881666B 申請(qǐng)公布日 2018-01-16
分類號(hào) G06K9/38;G06T1/20 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王磊 申請(qǐng)（專利權(quán)）人 成都靖堯通信技術(shù)有限公司
代理機(jī)構(gòu) - 代理人 -
地址 610000 四川省成都市青羊區(qū)大安東路61號(hào)太升大廈2205
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種基于FPGA的實(shí)時(shí)二值圖像連通域標(biāo)記實(shí)現(xiàn)方法，屬于大規(guī)模集成電路設(shè)計(jì)以及目標(biāo)識(shí)別和視覺(jué)測(cè)量技術(shù)領(lǐng)域，旨在基于現(xiàn)場(chǎng)可編程門(mén)陣列器件通過(guò)硬件的方式實(shí)現(xiàn)大規(guī)模運(yùn)動(dòng)目標(biāo)的實(shí)時(shí)連通域標(biāo)記。本發(fā)明使用四個(gè)對(duì)稱處理節(jié)點(diǎn)，采用最新的串行交換架構(gòu)（VPX架構(gòu)）；每個(gè)處理節(jié)點(diǎn)包括XILINX公司的XC5VX95TI?2?FPGA和存儲(chǔ)容量高達(dá)16G比特的DDR存儲(chǔ)單元，節(jié)點(diǎn)之間采用16對(duì)2.5GHz的RocketIO互聯(lián)；其中處理節(jié)點(diǎn)第一次掃描單元、主控制器模塊、相關(guān)性存儲(chǔ)器組、普通掃描單元、DDR訪問(wèn)仲裁模塊、DDR控制器和組幀和數(shù)據(jù)輸出模塊構(gòu)成。本發(fā)明使用超標(biāo)量流水線和動(dòng)態(tài)延遲流水線技術(shù)實(shí)現(xiàn)了實(shí)時(shí)標(biāo)記大規(guī)模運(yùn)動(dòng)目標(biāo)，并且能自適應(yīng)各種分辨率，在動(dòng)目標(biāo)形狀和數(shù)量改變時(shí)不會(huì)影響其性能，魯棒性強(qiáng)，其運(yùn)算結(jié)果和MATLAB的bwlabel函數(shù)完全一致。