一種全硬件TCP協(xié)議棧實現(xiàn)系統(tǒng)
基本信息
申請?zhí)?/td> | CN201410067748.3 | 申請日 | - |
公開(公告)號 | CN104883335B | 公開(公告)日 | 2017-12-01 |
申請公布號 | CN104883335B | 申請公布日 | 2017-12-01 |
分類號 | H04L29/06(2006.01)I | 分類 | 電通信技術; |
發(fā)明人 | 王磊 | 申請(專利權)人 | 成都靖堯通信技術有限公司 |
代理機構 | - | 代理人 | - |
地址 | 610000 四川省成都市青羊區(qū)大安東路61號太升大廈2205 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種全硬件TCP協(xié)議棧實現(xiàn)方法,屬于大規(guī)模集成電路設計以及網(wǎng)絡通信技術領域,旨在通過全硬件的方式實現(xiàn)TCP/IP協(xié)議棧中網(wǎng)絡接口層、網(wǎng)絡層和傳輸層,從而提高網(wǎng)絡傳輸速率。本發(fā)明包括網(wǎng)絡接口芯片、外置物理層芯片和DDR存儲器芯片,其中網(wǎng)絡接口芯片由MAC模塊、MAC控制模塊、組包模塊、解包模塊、ARP模塊、IP模塊、ICMP模塊、TCP模塊、數(shù)據(jù)交互引擎、DDR控制器和配置和管理模塊構成。本發(fā)明采用分層設計思想、接收和發(fā)送通道分離、標準化的控制和數(shù)據(jù)接口技術、多級狀態(tài)機、數(shù)據(jù)多級緩存和高效預取技術,降低了實現(xiàn)難度、提高了傳輸速度。 |
