一種基于DS2432芯片的FPGA設(shè)備加密認(rèn)證系統(tǒng)和方法

基本信息

申請?zhí)?/td> CN201910277407.1 申請日 -
公開（公告）號 CN109977702A 公開（公告）日 2019-07-05
申請公布號 CN109977702A 申請公布日 2019-07-05
分類號 G06F21/76 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王磊 申請（專利權(quán)）人 成都靖堯通信技術(shù)有限公司
代理機(jī)構(gòu) - 代理人 -
地址 610051 四川省成都市成華區(qū)建設(shè)路中段鉆石廣場B座2510
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于DS2432芯片的FPGA設(shè)備加密認(rèn)證系統(tǒng)和方法，屬于加密認(rèn)證和安全技術(shù)領(lǐng)域，旨在為以FPGA作為核心處理器件的設(shè)備提供一種使用方便、安全可靠、低成本和低功耗的加密認(rèn)證系統(tǒng)和方法。本發(fā)明充分利用了設(shè)備現(xiàn)有資源，具有結(jié)構(gòu)簡單、成本低、通用性強(qiáng)、使用方便等優(yōu)點(diǎn)；對認(rèn)證信息使用了三層加密保護(hù)，確保了加密認(rèn)證系統(tǒng)的安全性；在設(shè)備的整個(gè)運(yùn)行過程中認(rèn)證操作會持續(xù)進(jìn)行，保證任何時(shí)候系統(tǒng)的合法性；設(shè)計(jì)上采用了分層設(shè)計(jì)思想、模塊化設(shè)計(jì)方法和標(biāo)準(zhǔn)化的控制和數(shù)據(jù)接口技術(shù)，有效降低設(shè)計(jì)難度、提高設(shè)計(jì)可重用性。