一種基于FPGA的亂序內(nèi)存控制器及其實(shí)現(xiàn)方法

基本信息

申請(qǐng)?zhí)?/td> CN201210357658.9 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN102945213B 公開(kāi)（公告）日 2016-08-10
申請(qǐng)公布號(hào) CN102945213B 申請(qǐng)公布日 2016-08-10
分類號(hào) G06F13/16(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 張慶敏;張衡;胡剛 申請(qǐng)（專利權(quán)）人 無(wú)錫北方數(shù)據(jù)計(jì)算股份有限公司
代理機(jī)構(gòu) 北京中恒高博知識(shí)產(chǎn)權(quán)代理有限公司 代理人 無(wú)錫眾志和達(dá)數(shù)據(jù)計(jì)算股份有限公司;無(wú)錫北方數(shù)據(jù)計(jì)算股份有限公司
地址 214122 江蘇省無(wú)錫市新區(qū)震澤路18號(hào)無(wú)錫軟件園金牛座A棟6層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種基于FPGA的亂序內(nèi)存控制器及其實(shí)現(xiàn)方法，主要包括前端部分和后端部分，前端部分主要用于負(fù)責(zé)處理系統(tǒng)總線請(qǐng)求和仲裁、并負(fù)責(zé)將讀寫請(qǐng)求信息傳遞給后端和對(duì)數(shù)據(jù)通路的傳輸實(shí)現(xiàn)；后端部分主要用于實(shí)現(xiàn)基于亂序內(nèi)存控制器的硬件控制邏輯，包括內(nèi)存映射邏輯，標(biāo)簽管理邏輯和內(nèi)存控制命令生成邏輯等；還包括穿過(guò)前端部分和后端部分、且用于提供單獨(dú)的讀通道和寫通道的數(shù)據(jù)路徑。該基于FPGA的亂序內(nèi)存控制器及其實(shí)現(xiàn)方法，可以實(shí)現(xiàn)操作過(guò)程靈活、空操作指令少、延遲周期短和工作效率高的優(yōu)點(diǎn)。