一種基于FPGA的亂序內存控制器及其實現(xiàn)方法

基本信息

申請?zhí)?/td> CN201210357658.9 申請日 -
公開（公告）號 CN102945213B 公開（公告）日 2016-08-10
申請公布號 CN102945213B 申請公布日 2016-08-10
分類號 G06F13/16(2006.01)I 分類 計算；推算；計數(shù);
發(fā)明人 張慶敏;張衡;胡剛 申請（專利權）人 無錫北方數(shù)據(jù)計算股份有限公司
代理機構 北京中恒高博知識產(chǎn)權代理有限公司 代理人 無錫眾志和達數(shù)據(jù)計算股份有限公司;無錫北方數(shù)據(jù)計算股份有限公司
地址 214122 江蘇省無錫市新區(qū)震澤路18號無錫軟件園金牛座A棟6層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA的亂序內存控制器及其實現(xiàn)方法，主要包括前端部分和后端部分，前端部分主要用于負責處理系統(tǒng)總線請求和仲裁、并負責將讀寫請求信息傳遞給后端和對數(shù)據(jù)通路的傳輸實現(xiàn)；后端部分主要用于實現(xiàn)基于亂序內存控制器的硬件控制邏輯，包括內存映射邏輯，標簽管理邏輯和內存控制命令生成邏輯等；還包括穿過前端部分和后端部分、且用于提供單獨的讀通道和寫通道的數(shù)據(jù)路徑。該基于FPGA的亂序內存控制器及其實現(xiàn)方法，可以實現(xiàn)操作過程靈活、空操作指令少、延遲周期短和工作效率高的優(yōu)點。