基于萬兆網(wǎng)卡的以太網(wǎng)包檢驗和FPGA硬件校驗方法

基本信息

申請?zhí)?/td> CN201210502656.4 申請日 -
公開（公告）號 CN103001827B 公開（公告）日 2015-09-23
申請公布號 CN103001827B 申請公布日 2015-09-23
分類號 H04L12/26(2006.01)I 分類 電通信技術(shù);
發(fā)明人 張慶敏;張衡;胡剛 申請（專利權(quán)）人 無錫北方數(shù)據(jù)計算股份有限公司
代理機構(gòu) 北京中恒高博知識產(chǎn)權(quán)代理有限公司 代理人 無錫眾志和達數(shù)據(jù)計算股份有限公司;無錫北方數(shù)據(jù)計算股份有限公司
地址 214122 江蘇省無錫市新區(qū)震澤路18號無錫軟件園金牛座A棟6層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了基于萬兆網(wǎng)卡的以太網(wǎng)包檢驗和FPGA硬件校驗方法，該萬兆網(wǎng)卡包括用于實現(xiàn)以太網(wǎng)協(xié)議數(shù)據(jù)傳輸?shù)奈锢韺訁f(xié)議的XAUI模塊，用于實現(xiàn)以太網(wǎng)協(xié)議數(shù)據(jù)傳輸?shù)臄?shù)據(jù)鏈路層協(xié)議的10GE?MAC模塊，用于實現(xiàn)接口轉(zhuǎn)換的接口時序轉(zhuǎn)換邏輯模塊，用于管理以太網(wǎng)數(shù)據(jù)包的AXI以太網(wǎng)模塊，用于數(shù)據(jù)緩存的AXI?DMA模塊，用于實現(xiàn)路由控制的AXI互聯(lián)網(wǎng)模塊，用于實現(xiàn)對以太網(wǎng)數(shù)據(jù)包拆包組包過程的PCIe?Hard?Ip模塊，用于實現(xiàn)以太網(wǎng)數(shù)據(jù)包的硬件校驗總和校驗邏輯的校驗總和硬件邏輯模塊。該硬件實現(xiàn)方法，可以實現(xiàn)以太網(wǎng)數(shù)據(jù)包的校驗和的硬件計算且計算速度快、以及數(shù)據(jù)傳輸?shù)姆€(wěn)定性和可靠性高的優(yōu)點。