基于SATA控制器的DMA地址對預(yù)讀取方法

基本信息

申請?zhí)?/td> CN201210381708.7 申請日 -
公開（公告）號 CN102937939B 公開（公告）日 2015-12-16
申請公布號 CN102937939B 申請公布日 2015-12-16
分類號 G06F13/28(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 張慶敏;張衡;胡剛 申請（專利權(quán)）人 無錫北方數(shù)據(jù)計(jì)算股份有限公司
代理機(jī)構(gòu) 北京中恒高博知識產(chǎn)權(quán)代理有限公司 代理人 無錫眾志和達(dá)數(shù)據(jù)計(jì)算股份有限公司;無錫北方數(shù)據(jù)計(jì)算股份有限公司
地址 214122 江蘇省無錫市新區(qū)震澤路18號無錫軟件園金牛座A棟6層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于SATA控制器的DMA地址對預(yù)取的方法，通過硬件邏輯調(diào)用一個(gè)預(yù)取緩存FIFO模塊，緩存FIFO模塊對DMA預(yù)操作的地址和長度(地址對)進(jìn)行緩存。DMA做數(shù)據(jù)傳輸時(shí)，CPU處理DMA的中斷請求，判斷傳輸層數(shù)據(jù)交互的信息，并從數(shù)據(jù)包中解析出DMA操作的地址對信息，通過DCR總線將數(shù)據(jù)的地址對信息下發(fā)到硬件緩存FIFO模塊。只要硬件緩存FIFO模塊為空，CPU就會將地址對信息下發(fā)到硬件緩存FIFO中。DMA做數(shù)據(jù)傳輸時(shí)，直接從硬件緩存FIFO中去取地址對信息，省去了DMA去內(nèi)存取地址對信息來做數(shù)據(jù)傳輸?shù)臅r(shí)間，無需等待CPU操作DMA請求的時(shí)間，提高了DMA數(shù)據(jù)傳輸效率的性能同時(shí)提高了CPU操作IO的效率。