一種多處理器系統(tǒng)的IP核優(yōu)化方法及裝置

基本信息

申請?zhí)?/td> CN201510690695.5 申請日 -
公開（公告）號 CN106610915B 公開（公告）日 2020-05-01
申請公布號 CN106610915B 申請公布日 2020-05-01
分類號 G06F30/337;G06F30/327;G06F115/08 分類 計算；推算；計數(shù);
發(fā)明人 許思源;葉媲舟;黎冰;涂柏生 申請（專利權(quán)）人 深圳市博巨興微電子科技有限公司
代理機(jī)構(gòu) 深圳中一聯(lián)合知識產(chǎn)權(quán)代理有限公司 代理人 深圳市博巨興微電子科技有限公司
地址 518000 廣東省深圳市南山區(qū)粵海街道高新區(qū)社區(qū)科技南路18號深圳灣科技生態(tài)園12棟裙樓732
法律狀態(tài) -

摘要

摘要 本發(fā)明適用于多處理器系統(tǒng)領(lǐng)域，提供了一種多處理器系統(tǒng)的IP核優(yōu)化方法及裝置，多處理器系統(tǒng)的IP核優(yōu)化方法包括：獲取多個IP核的折衷曲線點(diǎn)；對該折衷曲線點(diǎn)進(jìn)行不同的組合；提取不同組合時該IP核占用的不同面積，該面積為映射該IP核到多處理器系統(tǒng)中需要的面積；對該IP核占用的不同面積進(jìn)行排序，得到面積最大IP核以及剩余的面積IP核；運(yùn)行該面積最大IP核，獲取第一性能參數(shù)，運(yùn)行該剩余的面積IP核，獲取第二性能參數(shù)，檢測該第二性能參數(shù)與該第一性能參數(shù)是否相同或相近，若相同或相近時，將當(dāng)前運(yùn)行的該面積IP核設(shè)置為優(yōu)化IP核。本發(fā)明通過優(yōu)化IP核，在實(shí)現(xiàn)相同的性能的前提下，大量減少需要的面積，從而節(jié)省了成本及開發(fā)費(fèi)用。