基于重布線層的半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法

基本信息

申請(qǐng)?zhí)?/td> CN202110546321.1 申請(qǐng)日 -
公開（公告）號(hào) CN113764396A 公開（公告）日 2021-12-07
申請(qǐng)公布號(hào) CN113764396A 申請(qǐng)公布日 2021-12-07
分類號(hào) H01L25/18（2006.01）I;H01L23/13（2006.01）I;H01L23/31（2006.01）I;H01L23/367（2006.01）I;H01L23/373（2006.01）I;H01L21/98（2006.01）I 分類 基本電氣元件;
發(fā)明人 胡楠 申請(qǐng)（專利權(quán)）人 浙江微片科技有限公司
代理機(jī)構(gòu) 北京聿宏知識(shí)產(chǎn)權(quán)代理有限公司 代理人 陳敏;吳昊
地址 310000浙江省杭州市江干區(qū)解放東路29號(hào)迪凱銀座30層
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種基于重布線層的半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法，該封裝結(jié)構(gòu)包括第一芯片、至少一個(gè)重布線中介層、基板和至少一個(gè)第二芯片；所述第二芯片的一面與所述重布線中介層的第一面電連接，所述第一芯片的一面與所述重布線中介層的第二面電連接，所述重布線中介層的第一面與所述重布線中介層的第二面相背設(shè)置；所述基板設(shè)置有至少一個(gè)容置槽，每一所述容置槽內(nèi)設(shè)置有至少一所述第二芯片，且所述第二芯片至少部分容置于所述容置槽內(nèi)。通過在基板上開設(shè)容置槽，用于容置第二芯片，使得第一芯片與基板之間的距離減小，減小了第一芯片與基板之間的信號(hào)傳輸距離，有效降低信號(hào)延遲，提高處理性能。