FPGA碼流數(shù)據(jù)的壓縮方法、裝置及存儲(chǔ)介質(zhì)

基本信息

申請?zhí)?/td> CN202011505981.7 申請日 -
公開（公告）號(hào) CN112713899B 公開（公告）日 2021-10-08
申請公布號(hào) CN112713899B 申請公布日 2021-10-08
分類號(hào) H03M7/30（2006.01）I 分類 基本電子電路;
發(fā)明人 劉鍇;宋寧;李鋒;杜金鳳 申請（專利權(quán)）人 廣東高云半導(dǎo)體科技股份有限公司
代理機(jī)構(gòu) 上海思捷知識(shí)產(chǎn)權(quán)代理有限公司 代理人 王宏婧
地址 510000廣東省廣州市黃埔區(qū)科學(xué)大道243號(hào)1001房
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種FPGA碼流數(shù)據(jù)的壓縮方法、裝置及存儲(chǔ)介質(zhì)。所述壓縮方法中，對待壓縮的碼流數(shù)據(jù)進(jìn)行分析，評估是否存在未被應(yīng)用的數(shù)據(jù)并采取相應(yīng)的處理，得到待壓縮處理的可統(tǒng)一壓縮碼流或可壓縮數(shù)據(jù)塊，所述可統(tǒng)一壓縮碼流或可壓縮數(shù)據(jù)塊具有相應(yīng)的壓縮參考值，然后選出被壓縮參考值替換的字符串，利用所述壓縮參考值替換對應(yīng)的字符串，實(shí)現(xiàn)對碼流數(shù)據(jù)的壓縮。所述壓縮方法基于當(dāng)前待壓縮的碼流數(shù)據(jù)獲得壓縮參考值，利用該壓縮參考值對碼流數(shù)據(jù)中的字符串進(jìn)行替換，可以在確保數(shù)據(jù)正確性的基礎(chǔ)上實(shí)現(xiàn)對碼流數(shù)據(jù)的動(dòng)態(tài)壓縮，減小碼流數(shù)據(jù)的大小，降低所述碼流數(shù)據(jù)占用的存儲(chǔ)空間，縮短數(shù)據(jù)傳輸時(shí)間，有助于提高FPGA的配置速度。