FPGA碼流數(shù)據(jù)校驗(yàn)方法及裝置

基本信息

申請?zhí)?/td> CN202011506011.9 申請日 -
公開（公告）號 CN112702065B 公開（公告）日 2021-10-08
申請公布號 CN112702065B 申請公布日 2021-10-08
分類號 H03M13/09（2006.01）I;G06F11/10（2006.01）I;G06F11/08（2006.01）I 分類 基本電子電路;
發(fā)明人 劉鍇;宋寧;李鋒;馬得堯;杜金鳳 申請（專利權(quán)）人 廣東高云半導(dǎo)體科技股份有限公司
代理機(jī)構(gòu) 上海思捷知識產(chǎn)權(quán)代理有限公司 代理人 王宏婧
地址 510000廣東省廣州市黃埔區(qū)科學(xué)大道243號1001房
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種FPGA碼流數(shù)據(jù)校驗(yàn)方法及一種FPGA碼流數(shù)據(jù)校驗(yàn)裝置。其中結(jié)合校驗(yàn)和校驗(yàn)與行列CRC交叉校驗(yàn)，在確保碼流數(shù)據(jù)的完整性和準(zhǔn)確性的基礎(chǔ)上，有效檢測碼流數(shù)據(jù)在處理、傳輸及存儲過程中是否出現(xiàn)錯(cuò)誤，并且能夠快速發(fā)現(xiàn)錯(cuò)誤位置，進(jìn)而做糾錯(cuò)處理，實(shí)現(xiàn)了碼流數(shù)據(jù)的自糾錯(cuò)效果。此外，通過對碼流數(shù)據(jù)進(jìn)行分塊處理，然后再對各碼流數(shù)據(jù)塊并行進(jìn)行循環(huán)冗余校驗(yàn)，提高校驗(yàn)速度，提升FPGA設(shè)計(jì)的可靠性。