一種實現(xiàn)互相關(guān)運(yùn)算的裝置及方法

基本信息

申請?zhí)?/td> CN202011545988.1 申請日 -
公開（公告）號 CN112558921B 公開（公告）日 2021-08-31
申請公布號 CN112558921B 申請公布日 2021-08-31
分類號 G06F7/544（2006.01）I;G06F17/15（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 宋桂童;劉貴林;周成龍;閆冬;湯博先;虞連貴;李尚嚴(yán);楊文軒 申請（專利權(quán)）人 廣東高云半導(dǎo)體科技股份有限公司
代理機(jī)構(gòu) 北京安信方達(dá)知識產(chǎn)權(quán)代理有限公司 代理人 富愛民;李丹
地址 510700廣東省廣州市黃埔區(qū)科學(xué)大道243號A5棟10樓1001房
法律狀態(tài) -

摘要

摘要 本申請?zhí)峁┮环N實現(xiàn)互相關(guān)運(yùn)算的裝置及方法，其中裝置包括：延時時間產(chǎn)生電路、數(shù)據(jù)讀取電路和乘法累加器；延時時間產(chǎn)生電路，設(shè)置為確定一個以上延時值，并將每個延時值發(fā)送至數(shù)據(jù)讀取電路；數(shù)據(jù)讀取電路，設(shè)置為根據(jù)接收到的每個延時值和第一信號序列確定第一數(shù)據(jù)，根據(jù)接收到的每個延時值和第二信號序列確定第二數(shù)據(jù)，并將第一數(shù)據(jù)和第二數(shù)據(jù)輸出至乘法累加器；乘法累加器，設(shè)置為根據(jù)數(shù)據(jù)讀取電路輸出的第一數(shù)據(jù)和第二數(shù)據(jù)，得出第一信號序列和第二信號序列在每個延時值下的互相關(guān)值。上述技術(shù)方案通過延時時間產(chǎn)生電路以及數(shù)據(jù)讀取電路可以實現(xiàn)不同延時的互相關(guān)計算，有效降低了不同延時的互相關(guān)計算的復(fù)雜度。