FPGA/CPLD可編程門陣列方案及測試套件

基本信息

申請?zhí)?/td> CN201911151186.X 申請日 -
公開（公告）號 CN111308314A 公開（公告）日 2020-06-19
申請公布號 CN111308314A 申請公布日 2020-06-19
分類號 G01R31/28(2006.01)I 分類 -
發(fā)明人 牟云飛;黃菊蓮;張少波;韓碧濤;夏啟飛;楊軍 申請（專利權(quán)）人 西安西谷微電子有限責(zé)任公司
代理機(jī)構(gòu) 西安東靈通專利代理事務(wù)所（普通合伙） 代理人 西安西谷微電子有限責(zé)任公司
地址 710000陜西省西安市高新區(qū)錦業(yè)路69號創(chuàng)業(yè)園A區(qū)12號現(xiàn)代企業(yè)中心東區(qū)2-10402
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及電子硬件技術(shù)領(lǐng)域，具體涉及一種FPGA/CPLD可編程門陣列方案及測試套件，其方案主要分為以下三階段：方案確定及設(shè)計階段；測試程序編寫與測試向量生成階段；測試程序加載調(diào)試與最終。本發(fā)明通過以上方案配合測試套件改善操作員的操作模式，使測試更加簡單快捷，簡化操作，減輕生產(chǎn)操作流程。對FPGA/CPLD進(jìn)行多次配置，提高測試覆蓋率。減少FPGA測試硬件配置PROM。??