一種指令延遲執(zhí)行和指令規(guī)約的方法和裝置

基本信息

申請?zhí)?/td> CN201810147097.7 申請日 -
公開（公告）號 CN108280515B 公開（公告）日 2021-10-19
申請公布號 CN108280515B 申請公布日 2021-10-19
分類號 G06N3/063 分類 計算；推算；計數(shù);
發(fā)明人 王磊;史少波;張齊輝 申請（專利權(quán)）人 華夏芯（北京）通用處理器技術(shù)有限公司
代理機(jī)構(gòu) 北京科家知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 陳娟
地址 100176 北京市大興區(qū)經(jīng)濟(jì)技術(shù)開發(fā)區(qū)地盛北街1號院36號樓4014單元(集中辦公區(qū))
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了計算機(jī)處理器結(jié)構(gòu)技術(shù)領(lǐng)域的一種指令延遲執(zhí)行和指令規(guī)約的方法，包括：一種函數(shù)式的指令、一個函數(shù)規(guī)約的規(guī)則集合、一個函數(shù)可組合的規(guī)則集合，一種指令延遲執(zhí)行和指令規(guī)約的裝置，該指令延遲執(zhí)行和指令規(guī)約的裝置包括：一個函數(shù)輸入緩沖區(qū)、若干個函數(shù)規(guī)約模塊、一個函數(shù)組合模塊以及一個函數(shù)包緩沖區(qū)，本方案一方面將若干個函數(shù)簡化成一個處理器硬件支持的復(fù)雜函數(shù)，另一方面將若干個函數(shù)之間返回值和參數(shù)傳遞由外部存儲器轉(zhuǎn)變成內(nèi)部存儲器完成，從而減少數(shù)據(jù)與外部或低速存儲器之間的交互，以達(dá)到降低存儲帶寬需求和功耗的目的。