純函數(shù)語言神經(jīng)網(wǎng)絡(luò)加速器系統(tǒng)及結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN201980099887.5 申請日 -
公開（公告）號(hào) CN114341805A 公開（公告）日 2022-04-12
申請公布號(hào) CN114341805A 申請公布日 2022-04-12
分類號(hào) G06F9/445（2018.01）I;G06F13/40（2006.01）I;G06F11/30（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王磊;史少波;孟照男 申請（專利權(quán)）人 華夏芯（北京）通用處理器技術(shù)有限公司
代理機(jī)構(gòu) 北京博思佳知識(shí)產(chǎn)權(quán)代理有限公司 代理人 艾佳
地址 100080北京市海淀區(qū)蘇州街3號(hào)大恒科技大廈北座705室
法律狀態(tài) -

摘要

摘要 一種加速器電路，包括用以接收指令流的控制接口、用以儲(chǔ)存輸入數(shù)據(jù)的第一存儲(chǔ)器、以及引擎電路，引擎電路包括用以將指令流的指令譯碼成多個(gè)命令的調(diào)度電路、多個(gè)隊(duì)列電路、以及多個(gè)命令執(zhí)行電路，多個(gè)隊(duì)列電路的每一個(gè)支持隊(duì)列數(shù)據(jù)結(jié)構(gòu)以儲(chǔ)存從指令譯碼的多個(gè)命令中的各自命令，多個(gè)命令執(zhí)行電路的每一個(gè)接收并執(zhí)行取自多個(gè)隊(duì)列的相對應(yīng)隊(duì)列的命令。