一種LDMOS器件及其制備方法

基本信息

申請?zhí)?/td> CN201910366995.6 申請日 -
公開（公告）號 CN110120423B 公開（公告）日 2022-03-22
申請公布號 CN110120423B 申請公布日 2022-03-22
分類號 H01L29/78（2006.01）I;H01L29/06（2006.01）I;H01L29/423（2006.01）I;H01L21/336（2006.01）I 分類 基本電氣元件;
發(fā)明人 姚佳飛;張澤平;郭宇鋒;楊可萌 申請（專利權(quán)）人 南京郵電大學(xué)南通研究院有限公司
代理機構(gòu) 南京蘇科專利代理有限責(zé)任公司 代理人 姚姣陽
地址 226000江蘇省南通市港閘區(qū)新康路33號
法律狀態(tài) -

摘要

摘要 本發(fā)明提出了一種LDMOS器件，包括半導(dǎo)體襯底、埋層、外延層、源極金屬、漏極金屬和場氧化層，所述外延層上設(shè)置有PN變摻雜降場層、P型半導(dǎo)體體區(qū)和N型半導(dǎo)體漏區(qū)，所述PN變摻雜降場層的左半部分為P型變摻雜區(qū)，右半部分為N型變摻雜區(qū)，所述P型變摻雜區(qū)中的P型雜質(zhì)濃度從左到右逐漸減小到0 cm?3，所述N型變摻雜區(qū)中的N型雜質(zhì)濃度從右至左逐漸減小到0 cm?3。通過在外延層內(nèi)制備PN變摻雜降場層，在漂移區(qū)中部產(chǎn)生一個均勻的電場分布，同時消除了主結(jié)處的高的電場峰值，優(yōu)化了漂移區(qū)的表面電場分布，從而能夠提高器件的反向擊穿電壓；此外，PN變摻雜降場層能夠提高常規(guī)器件的漂移區(qū)濃度，有效的提高了器件的電流能力并降低器件的導(dǎo)通電阻。