有效消除數(shù)據(jù)訪問延遲的并行數(shù)據(jù)處理方法及并行處理器

基本信息

申請?zhí)?/td> CN202110064248.4 申請日 -
公開（公告）號 CN112732416A 公開（公告）日 2021-04-30
申請公布號 CN112732416A 申請公布日 2021-04-30
分類號 G06F9/46;G06F9/50;G06F9/38 分類 計算；推算；計數(shù);
發(fā)明人 鐘偉;冀謙祥;梅思行 申請（專利權(quán)）人 深圳中微電科技有限公司
代理機構(gòu) 深圳市科吉華烽知識產(chǎn)權(quán)事務(wù)所（普通合伙） 代理人 胡吉科
地址 518000 廣東省深圳市南山區(qū)科技南十二路18號長虹科技大廈7樓06-08單元
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種有效消除數(shù)據(jù)訪問延遲的并行數(shù)據(jù)處理方法，包括如下步驟：把可并行處理數(shù)據(jù)分成若干工作組，針對每個工作組設(shè)置參數(shù)；啟動多線程進行處理，每個線程處理一個工作項；若遇需到外部存儲器訪問的數(shù)據(jù)，則保存上下文，當前線程進行休眠等待，硬件切換到下一個線程并開展運算；等數(shù)據(jù)返回后通知休眠等待的線程進入隨時切換等待，只要硬件資源釋放出來，便可立即重新運算。本發(fā)明還提供了一種并行處理器。本發(fā)明的有益效果是：能較好的降低任務(wù)切換代價以及分支跳轉(zhuǎn)代價，降低計算資源的浪費及能量的消耗。