MVP處理器中有DMA參與的線程管理方法及裝置

基本信息

申請?zhí)?/td> CN201410166208.0 申請日 -
公開（公告）號 CN103955408B 公開（公告）日 2018-11-16
申請公布號 CN103955408B 申請公布日 2018-11-16
分類號 G06F9/48;G06F9/50 分類 計算；推算；計數(shù);
發(fā)明人 丘正前;王世好;陳俊銳;李晶晶 申請（專利權(quán)）人 深圳中微電科技有限公司
代理機(jī)構(gòu) 深圳市科吉華烽知識產(chǎn)權(quán)事務(wù)所（普通合伙） 代理人 深圳中微電科技有限公司
地址 518057 廣東省深圳市南山區(qū)高新園科技南12路18號長虹科技大廈706-8室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種MVP處理器中有DMA參與的線程管理方法，包括如下步驟：將所述DMA虛擬通道與在該硬件內(nèi)核上運行的軟件線程綁定；判斷是否進(jìn)行DMA且軟件線程必須等待所述DMA數(shù)據(jù)返回，如是，執(zhí)行下一步驟，否則，執(zhí)行線程中的其他指令；使所述軟件內(nèi)核除虛擬DMA通道外的其他部分進(jìn)入休眠狀態(tài)，并釋放所述硬件內(nèi)核；當(dāng)所述DMA數(shù)據(jù)返回時，喚醒所述軟件線程，在其得到空閑的硬件內(nèi)核后配置該軟件內(nèi)核綁定的虛擬DMA通道到所述硬件內(nèi)核。本發(fā)明還涉及一種實現(xiàn)上述方法的裝置。實施本發(fā)明的MVP處理器中有DMA參與的線程管理方法及裝置，具有以下有益效果：其硬件資源的使用效率較高。