芯片性能測(cè)試治具
基本信息
| 申請(qǐng)?zhí)?/td> | CN202111438462.8 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN114355153A | 公開(kāi)（公告）日 | 2022-04-15 |
| 申請(qǐng)公布號(hào) | CN114355153A | 申請(qǐng)公布日 | 2022-04-15 |
| 分類號(hào) | G01R31/28（2006.01）I | 分類 | 測(cè)量；測(cè)試; |
| 發(fā)明人 | 林江 | 申請(qǐng)（專利權(quán)）人 | 深圳寶新創(chuàng)科技股份有限公司 |
| 代理機(jī)構(gòu) | 深圳市恒程創(chuàng)新知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 鐘永翠 |
| 地址 | 518000廣東省深圳市光明區(qū)光明街道白花社區(qū)第二工業(yè)區(qū)11號(hào)匯得寶工業(yè)園6號(hào)二層 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供了一種芯片性能測(cè)試治具，包括電控板、信號(hào)輸入端、信號(hào)輸出端、多個(gè)測(cè)試端。其中，電控板上設(shè)置有信號(hào)測(cè)試線路，包括第一并聯(lián)安裝位、第二并聯(lián)安裝位、多個(gè)選通安裝位、串聯(lián)安裝位、第一信號(hào)線、多條第二信號(hào)線和第三信號(hào)線。第一并聯(lián)安裝位、第二并聯(lián)安裝位、串聯(lián)安裝位均用于接入連接元件；多條第二信號(hào)線長(zhǎng)度各不相同，多個(gè)選通安裝位用于在接入一連接元件時(shí)選擇測(cè)試信號(hào)通過(guò)的第二信號(hào)線。本發(fā)明實(shí)現(xiàn)模擬實(shí)際項(xiàng)目中的芯片信號(hào)傳輸?shù)木€路路徑，并驗(yàn)證其信號(hào)性能，降低芯片選型失誤率，縮短研發(fā)設(shè)計(jì)周期，降低研發(fā)成本。 |
