芯片性能測試治具
基本信息
申請?zhí)?/td> | CN202111438462.8 | 申請日 | - |
公開(公告)號 | CN114355153A | 公開(公告)日 | 2022-04-15 |
申請公布號 | CN114355153A | 申請公布日 | 2022-04-15 |
分類號 | G01R31/28(2006.01)I | 分類 | 測量;測試; |
發(fā)明人 | 林江 | 申請(專利權(quán))人 | 深圳寶新創(chuàng)科技股份有限公司 |
代理機(jī)構(gòu) | 深圳市恒程創(chuàng)新知識產(chǎn)權(quán)代理有限公司 | 代理人 | 鐘永翠 |
地址 | 518000廣東省深圳市光明區(qū)光明街道白花社區(qū)第二工業(yè)區(qū)11號匯得寶工業(yè)園6號二層 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供了一種芯片性能測試治具,包括電控板、信號輸入端、信號輸出端、多個測試端。其中,電控板上設(shè)置有信號測試線路,包括第一并聯(lián)安裝位、第二并聯(lián)安裝位、多個選通安裝位、串聯(lián)安裝位、第一信號線、多條第二信號線和第三信號線。第一并聯(lián)安裝位、第二并聯(lián)安裝位、串聯(lián)安裝位均用于接入連接元件;多條第二信號線長度各不相同,多個選通安裝位用于在接入一連接元件時選擇測試信號通過的第二信號線。本發(fā)明實現(xiàn)模擬實際項目中的芯片信號傳輸?shù)木€路路徑,并驗證其信號性能,降低芯片選型失誤率,縮短研發(fā)設(shè)計周期,降低研發(fā)成本。 |
