一種FPGA與DSP多核異構(gòu)加速計(jì)算板卡
基本信息
| 申請(qǐng)?zhí)?/td> | CN201820354999.3 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN207895438U | 公開(kāi)（公告）日 | 2018-09-21 |
| 申請(qǐng)公布號(hào) | CN207895438U | 申請(qǐng)公布日 | 2018-09-21 |
| 分類號(hào) | G06F13/40 | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 王鋼;張新智 | 申請(qǐng)（專利權(quán)）人 | 西安彼睿電子科技有限公司 |
| 代理機(jī)構(gòu) | 西安科果果知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 何銳 |
| 地址 | 710016 陜西省西安市經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)鳳城二路海紅住宅小區(qū)4幢4單元40401室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型提供了一種FPGA與DSP多核異構(gòu)加速計(jì)算板卡，屬于硬件加速計(jì)算領(lǐng)域，該FPGA與DSP多核異構(gòu)加速計(jì)算板卡包括FPGA現(xiàn)場(chǎng)可編程門陣列器件、與FPGA現(xiàn)場(chǎng)可編程門陣列器件分別連接的第一DSP數(shù)字信號(hào)處理器芯片、第二DSP數(shù)字信號(hào)處理器芯片、第一FMC擴(kuò)展連接器、第二FMC擴(kuò)展連接器、PCIE接口和CPLD復(fù)雜可編程邏輯器。本實(shí)用新型提出的FPGA與DSP多核異構(gòu)加速計(jì)算板卡充分融合了FPGA靈活、可重構(gòu)、高性能低功耗以及DSP高精度、速度快、開(kāi)發(fā)周期短的特點(diǎn)，能夠根據(jù)應(yīng)用和算法的迭代進(jìn)行演化，具有良好的定制性和可重構(gòu)特性。 |
