一種FPGA芯片基本單元的設計方法

基本信息

申請?zhí)?/td> CN201610080684.X 申請日 -
公開（公告）號 CN107038267A 公開（公告）日 2021-06-18
申請公布號 CN107038267A 申請公布日 2021-06-18
分類號 G06F17/50 分類 計算；推算；計數(shù);
發(fā)明人 劉成利 申請（專利權）人 京微雅格（北京）科技有限公司
代理機構 北京億騰知識產權代理事務所 代理人 陳霽
地址 100176 北京市大興區(qū)經濟技術開發(fā)區(qū)地盛北街1號A區(qū)8號樓401室-11（集中辦公區(qū)）
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種FPGA芯片基本單元的設計方法，該方法包括：獲取FPGA芯片的基本單元；獲取所述基本單元輸入輸出端口的時序約束信息，并根據(jù)所述時序約束信息完成所述基本單元的內部物理設計；獲取所述基本單元中要穿過的金屬線的時序約束信息，根據(jù)所述金屬線的時序約束完成所述金屬線布線；對所述金屬線的布線結果進行仿真；確定所述基本單元為物理上完全獨立的單元后，并以此產生FPGA芯片的網表；根據(jù)所述網表生產流片。本發(fā)明通過各個在物理上獨立的基本單元，自由組合出滿足不同的需求、尺寸以及適合各種工藝的芯片；進而縮短芯片的生產時間，減少工作量，加快芯片產品上市時間，進而降低成本。